This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許厅(JP)

m公開特許公報 (A)

(11)共称出籍公院委员

特開平8-306853 (13)公開日 平成8年(1996) 11月22日


(\$1) Int. CI. *	监别证号	庁内整理番号	F I		# 6 x = c =
HOIL 23/50			HUIL 23/5	2 0	这有表示医历
21/60	311		21/6	· · · · · · · · · · · · · · · · · · ·	·
23/12			23/2	* * * * * * * * * * * * * * * * * * * *	
23/28			23/1	2	
			客室以次 未	た状況 原求項の款17 (DL (全20页)
(21) 出籍委号	特殊平7-110	3 8 0	(71)出票人	000005223	
(21) 世 旦 5 	平成7年(199	5) 5月9日		富士通報式会社 神奈川県川峡市中原区上 1号	小田中4丁81季
			(72) 兒明書	柱田 斯大	
				神奈川県川崎市中原区上。 地 富士選集式会社内	小田中1015巻
			(72) 発明者	神奈川県川崎市中原区上。	小田中1015巻
			(74)代理人	地 富士进株式会社内 弁理士 伊東 忠彦	
			1	•	最終質に続く

(54) 【兒朝の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (复约)

【目的】本発明に半線体チップ及びリードを嵌取封止した構成を有した半線体を置及びその製造方法及び当該半線体を置に用いるリードフレームの製造方法に関し、半線体チップの保護性を維持しつつ外部電極線子の保体化、製品コストの低級及び生産効率の向上を図ることを目的とする。

【成成】第1のピッチで発揮パッド6が形成された半部体チップ2と、を選パッド6とワイヤ8を介して電気的に指摘されるリード3と、半導体チップ2を対止する対比が取4とを反属する半導体建度において、約22リード3に外部検験は子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約22別止歯軽4が急低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記交起9を対出させるよう配位したものである。



【特許証求の範囲】

【鉄求項1】 第1のピッチにて形成された党径パッド が形成された半導体チップと、

前記章極バッドと配線を介して電気的に接続されるリー ۴Ł.

和記半退休チップを封止する封止能履とを具備する半部 年装置において、

叔紀リードに外郎伎院竣子となる疾忌を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ前記兵起を兵出させるよ う配立されることを特徴とする半導体拡進。

【延求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記章様パッドと記載を介して電気的に住席されるリー

前記半導体チップを封止する封止形配とを具備する半導 体装置において、

前記リードに外部接続端子となる突起を上記第1のビッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、耐配配政策における前記針止機器の序さ が、前記を改正から前記突起までの高さ寸注以下で、か つ前記記数面から前記記録までの高さ寸任以上となるよ う構成したことを特徴とする半導体装置。

【雄求項3】 証求項1または2記載の半導体装置にお ١T.

17記半基体チップと前記り一ドとモボリイミド原を接着 『として接合したことを特徴とする半導体装置。

『装屋において』

1足突起を前記リードと一体的に形成したことを特殊と "る牛塩体装置。

「箭状項 5 】 「武水項 1 乃至 4 のいずれかに記載の半さ ・薬産において、

記記載としてワイヤを用いたことを特殊とする中級体 **a**.

諸末項6) - 鈴末項1乃至5のいずれかに記載の半導 答案において、

記突起にバンブモ形症したことを特徴とする中温体学 (0)

無宋塔7】 外部接球端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド度いは半導体チップの少なくとも一方にポリ ミド風を配設し、前記ボリイミド展を介在させて前記 ードと前記半導体チップを所定牌圧力で牌匠しかつ所 皇面に加熱することにより、 町配ポリイミド属を移足 こしてむ アベード とかおおま 再ば キル プスを押かて 大麻

ードとを配牌を引き回し推席することにより、前記章橋 パッドと耐尼リードとも電気的に技術する程度工程と、 前記記算及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記英昆の少なくとも最面を貫出する よう封止製作を記載する封止制度配置工作とを具備する ことを特殊とする単導体装置の製造方法。

7

【技术項8】 請求項7記載の半級体装度の製造方法に おいて

前記は合工程でポリイミド裏により向記リードと前記= 前記封止接腹が耐記を極バッドと前記リードとの間に引 (0 資本チップを投着する数、約記ポリイミド駅として角面 に益可塑性を有する推進剤を記載したものを用いたこと を特徴とする半導体装置の製造方法。

【森珠珠9】 ・ 森珠珠7または8記載の半端体装置の型 造方法において、

前記技能工程で、前記電腦パッドと前記リードとモダイ レクトリードポンディング法により考集的に投尿したこ とも特徴とする半導体装造の製造方法。

【は求項10】 インナーリード 節とアウターリード部 とも有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード感のリードピッチに対して前記イン ナーリード髭のリードピッチを小さく意足すると共に、 **前記アウターリード部に一体的に交起を形成したことを** 特徴とするリードフレーム。

【雑求項11】 は本項10記載のリードフレームにお

前記アウターリード部のリードピッチ (P...) と前記 突尽の形成位置における和記リードの序さ(W) とが結 等しく(P... 与W)、かつ和記インナーリード部のリ 【紋求項 4】 「技术項 1 乃至 3 のいずれかに記載の半さ 10 ードビッチ (P...) が前紀アウターリード系のリードビ ッチ (P...) の基本分のビッチ (P...=P... $\nearrow 2)$ であることを特徴とするリードフレーム。

> (は水項12) は水項10または11記数のリードラ レームの製造方法において、

> 基材に前記交配の形成位配にマスクモ配収した上で、前 記載材に対してハーフエッチングを行う第1のエッチン グエせと、

> 阿尼第1のエッヂング工程の共了後、 耐記リード形式位 産にマスクモ配款した上で、 紋記盖材に対してエッチン グモ行いリードモ形成する第2のエッテング工程とモ具 傷することを特徴とするリードフレームの製造が圧。

【鉄水項13】 無水項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記突起の所定定さず注となる よう低年が退定された第1の基材と第2の基材を用金 L.

|麻花寿||の基材に、中面視した原に前にリードの形状と 经国际企业企业 化双氯化 医斯格里耳 化二氯化苯二二酚磺 屋するよう交長パターンを形成する英屋パターン形成工 程と、

前記リードパターンが形成された前記第1の基材と、前記突尾パターンが形成された前記第2の基材を重ね合わせ、前記突尾の形成位置において前記リードパターンと前記突起パターンが根層されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除立する終 去工程とを具備することを特徴とするリードフレームの 製造方法。

【政式項14】 は水項10またに11記載のリードフレームの製造方法において、

基材に、平面技した既に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位置に前記交起を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇米項15】 「独木項14 記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 プ)のレイアウトとなってしまう。 パンプを単数数いは複数性み重ねることにより前記突起 【0007】一般に半端体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半端体製造メーカ板に異なっ 法。

【雑求項』6】 雑求項14尼載のリードフレームの貸 進方性において。

和記失起形成工程は、向記リードパターンの所定位置に 連電性部材を配設することにより前記失起を形成したこ とを特徴とするリードフレームの製造方法。

(加水項17) は水頂14花型のリードフレームの包 後方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 壁性加工することにより前記突起を形成したことを特徴 とするリードフレームの製造方法。

【発明の存組な収明】

(0001)

【産業上の利用分野】本見朝は半導体装置及びその製造 方法及びリードフレームの製造方圧に振り、特に半導体 チップ及びリードを樹露対止した視式を有した半導体等 置及びその製造方法及び当該半導体名置に用いるリード フレームの製造方法に関する。

【0002】近年、電子関制のダウンザイジング化に体い、半線体装置の高速度化及び半線体装置の高速度実施化が図られている。一方で、電子機関の信頼性の向上も受まれており、これに伴い半線体装置の信頼性も向上させる必要がある。更に、半線体装置は製品コストの係成も望まれている。

【0002】よって、上記したさ考求を終足しうる主味 体保管の空間のでいる。 ップチップ方式の実装検達が知られており、マルチ・デップ・モジュール(MCM)において広く用いられている。このMCMで用いるフリップチップ実験は、施取的止をしていない半導体チップ(ベアチップ)の電板パッドにパンプを形成しておき、このペアチップを基底(マザーボード)に形成された電極即にフェースダウンボイングすることにより実生する様成とされている。

(0005)上記のフリップテップ方式の実法検達を用いることにより、高を皮に半導体製造をデザーボードに配収することが可能となり、またベアチップに個理形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

100061

【発明が解決しようとする意思】しからに、密提封止がされていないペプチップは、耐熱性、磁域的強度、及び耐健性が遅いという問題点がある。また、ペプチップに形成されている電極パッドに運接パンプが形成されたいる。ペプチップに形成されているペピーンドのレイアウトがそのままが部接環境子(パンプ)のレイアウトとセーエー・・・

【0007】一般に半端体チップの電径パッドのレイアクトは半端体製造メーカ板に異なっており、役って両一位既を有する半導体基便であっても、ユーザ側で半端内を返回を調(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、分のペアチップを用いた実装構造では、半過体数を破子の原体化がされていないことにより、生一が保証をでずーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

10 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、定算を引き回てことにより選集化 を図ることが考えられるが、この様式では配牌の引き回 しに高端皮を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0005】 本見時は上記の点に思ふてなされたものであり、半連件チップの体質性を維持しつつか配合極端子の特殊が一数品コストの低減及び主度公司の向上を図りうる半導体装定及びその製造方法及びリードフレームの 40 製造方法を提供することを目的とする。

[0010]

【四種を展決するための手数】上記の課題は下記の各手段をはじることにより解決することができる。は水項1記載の発明では、第1のピッチにで形成された電極パッドが形成された中央体チップと、成記電極パッドと記録を介して電気的に理Rされるリードと、成記半端体チップを対しても対に推振さき具備でも二点は各面において、アロジェンスを対すができません。

された配牌を封止し、かつ前紀交長を貸出させるよう配 **☆されることを特徴とするものである。**

[0011] また、設定項2記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ ブと、前記号極バッドと配線を介して危気的に推続され ろりードと、前記半端はチップを封止する封止部間とそ 見貫する半進体装置において、前記リードに外部接続禁 子となる突起を上記録1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 章岳パッドの配設面を蓄ほとし、前記配設面における前。10 ード部に一体的に突起を形成したことを特質とするもの 記封止引筋の厚さが、約記記設置から前記交配までの高 さ寸注以下で、かつ前足配数面から点足配義までの為さ 寸柱以上となるよう様成したことを特徴とするものであ

【0012】また、雄状度3記数の発明では、初記数次 項1または2記載の半線体装置において、肩記半導体チ ップと前記リードとをポリイミド蘇を復参配として接合 したことを特位とするものである。

【0013】また、技术項4記載の発明では、前記請求 項1万至3のいずれかに花載の半導体装置において、前 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、政状項5亿式の発明では、前記数 **本項1万至4のいずれかに記載の辛組体装置において、** 前記記録としてワイヤを用いたことを特徴とすろもので

【0014】また、森水頂6記載の見明では、前記森水 項1乃至5のいずれかに記載の半導体装置において、紋 記突起にバンブを形成したことを特定とすうものであ る。また、技术項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド吹いは半退体チップの少なくとも一方にポリイミド版 を配放し、前記ポリイミド朝を介充させて前記リードと **刷記半退体チップを所定押圧力で押圧しかつ所定協反に** 加急することにより、 約22ポリイミド頃を推撃剤として 和記り一ドと前記半導体チップとを復合する復合工程 と、前記中選体チップに形成されている右径パッドと前 記り一ドとを配譲を引き回し復席することにより、 前庭 を抵バッドと前記リードとを考気的に推議する推禁工程 こ。和記記線及び前記半導体チップの所定範囲或いは全 40 うよう前記第1の名材と前記第2の名材とも符合する指 5.も対止するど共に、和記会名の少なくとも忍をを奪出 でるよう封止性指を配放する封止制指配設工程とを負債 ⁻ろことを特定とするものである。

(00,15) また、緑水頂8記載の見明では、前記線水 ・7 記載の単端体装置の製造方法において、前記接合工 でポリイミド無により約記り一ドと前記半導体チップ 保着する際、 前記がりがらりほとして反素に料可量性 まずを頂着的を図びしたものを思いたことを呼及して

項7 または 6 に記載の中選体基礎の製造方法において、 前記度校工程で、前記電極パッドと前にリードとモダイ レクトリードポンディング性により電気的に推映したこ。 とを特定とするものである。

【0017】また、は求項10定数の見明では、インナ ーリード配とアウターリード配とを有したは弦のリード がお庇されたリードフレームにおいて、前足ブウターリ ード部のリードビッチに対して舵だインナーリード説の リードピッチを小さく設定すると共に、和応アウターリ

【0018】また、請求項11記載の免別では、利記録 求項10記載のリードブレームにおいて、応足アウター リャド都のリードビッチ(P...) と兵記束尽の形成位 置における前記リードの母さ(W)とが話等しく(P ... kw) . かつ前記インナーリード節のリードビッチ (P;.) が粒記アウターリード説のリードビッチ (P とを特徴とするものである。また、ロボ県12記載の見 明では、前記録求項10または11記載のリードフレー ムの製造方法において、基材に前記突起の形成位置にマ スクモ配放した上で、 前記書材に対してハーフェッチン グモ行う第1のエッチング工度と、前応第1のエッチン グ工程の終了後、何記リード形成位置にマスクモ配致し た上で、和疋基材に対してエッチングを行いリードモ形 **紅する第2のエッチング工程とそ具备することを特徴と** するものである.

【0019】また、請求項13記載の見気では、前記試 求項10または11記載のリードフレームの包括方法に 方途において、外部技統第子となる部位に突起が形成さ 10 おいて、重ね合わせることにより前定交長の所定高さす **法となるよう仮算が選定された第1の番材と第2の番材** を用意し、前記第1の基材に、平面視した似に前記リー ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも約記 突起の形成位置に位置するよう突起パターンを形成する 突起パターン形成工程と、 前記リードパターンが形成さ れた前記簿1の差材と、前記突呂パターンが形成された 叙記第2の基材を重ね合わせ、前記英記の形式位置にお いて前記リードパターンと記記交配パターンが技术され 合工程と、 舵記第1の姿材及び第2の姿材の不要部分を 除去する除去工程とそ其偏することを特徴とするもので ある

[0020] 至此,建环环14花板的免死不过,和花路 ペテ・レスたは11記載のリードフレームの製造方法に おいて、番材に、中面接した戸に前記り一ドの形けとな さようリートバターンを形成するリードバターン形成立 C - -::

[0021] また、技术項15定数の見明では、前応証 求項14記載のリードフレームの製造方法において、利 記突起形成工程は、前記リードパターンの所定位置にパ ンプモ単数或いは貧敗状み重ねることにより前足突起を 形成したことを特質とするものである。

【0022】また、技术項16尼数の発明では、前記録 状項14記載のリードフレームの製造方法において、前 兄尭起形成工程は、 前記リードパターンの所定位置に導 名性即材を配数することにより取記失思を形成したこと を特定とするものである。

【0023】更に、請求項17尼町の発明では、前記録 求項14記載のリードフレームの包造方法において、前 記突起形成工程は、前記リードパターンの所定位置を登 性加工することにより前足交易も形成したことを特徴と するものである。

[0024]

【作用】上記した各手段は、下記のように作用する。 辞 求項1及び請求項2記世の発明によれば、半導体チップ は野止樹間により封止されるため、耐熱性、機械的住民 及び耐症性を向上させることができる。また、電極パッ 10 ドモリード及び配達を用いて引き回すことができるた め、リードのレイアウトモ電気パッドのレイアウトに拘 わらず設定することが可能となり、実装甚低とのマッチ ング性を向上させることができる。また、対止指腹に引 き回された記録を確実に保護するためこれによっても保 類性を向上させることができ、また外部度収録子は對止 樹脂から森出しているため実装品板との電気的接続を施 実に行うことができる。

【0025】また、建求項3記載の発明によれば、追求 半導体チップとリードとの絶縁材として配設されるポリー30 イミド原を接着剤として用いてるため、半端体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁符と接着剤とも別様に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、韓本県4記載の発明によれば、疾起 をリードと一体的に形成したことにより、交配とリード を別館の材料により構成する場合に比べて推造の原単化 を図ることができる。また、盆水瓜5記点の見明によれ ば、配理としてワイヤモ用いたことにより、収記したな 。に行うことができる。

【0027】また、設水塔を記載の発明によれば、安起 にパンプを形成したことにより、突尼を直接実装基板に 実装する横点に比べて、半路体気団の実装基底への接続 モな易に行うことができる。また、諸太平7疋駐の兌明 によれば、接合工程においてポリイミド扇を無定規度が つ所定律医力下に置くことによりはを訴化させ、 これに 医格雷特氏征 医医神经直接 医电量体电压电影系统 化亚亚

【0028】また、推薦工程では半端体チップに形成さ れている意味パッドと前にリードとを配換を引き回し床 **成するため、この引き回しを返回位定することにより、** 電極パッドのレイアウトに対してリードのレイアウトを 要要することが可能となる。また、半選体装置にリード 形成工程,接合工程,接续工程及び打止能靠配款工程。 4工程のみで製造される。このように少ない工程で半減 体製屋が製造されるため、生産効率も向上させることが てきる。 - 🗻

【0029】また、建筑項8記載の見明によれば、ポリ 10 イミド顔として両面に無可愛性を有する技能剤を応贷し たものを用いることにより、ポリイミド版に印加する塩 皮等を所定範囲内に制御することなく頂合処理を行うこ とができるため、接合処理を容易に行うことができる。 [0030] 生た、日本項9 記載の発明によれば、接続 工程で、 竜極パッドとリードとをダイレクトリードポン ディング住を用いて意気的に接続するため、 原単かつ経 実に乾極パッドとリードとの接続処理を行うことができ る。また、は末項10及びロネ項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの **ユ医パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装高板と電気的に提択されるアウタ ーリード部のリードビッチは大きいため、実装差近への 実集性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外部は 快味子して用いることができ、これによっても実装性を 向上させることができる。

【0031】また、確求項12記載の見明によれば、実 1のエッチング工程において交起の形成位置にマスクを 配立した上で基材に対してハーフェッチングを行うこと により 221号形成位置を除く部分の仮席を得くし、更に 第2のエッチング工程においてリード形成位置にマスク を配益した上で第1のエッチング工程が終了した番目に 対してエッチングを行うことにより、交配が一体的に形 成されたリードを形成することができる。

【0032】 ここで、リードを形成する質にリードのピ ッテに基材の推摩により決定されてしまう。具体的に 極パッドとリードとの間における配数の引き回しを容易 (8) は、リードのピッチは基材の低度と結算しいビッチにし か形成することはできない。よって、薄い低度を用いる 望リードピッチを狭ピッチ化することができる.

【0033】ところが、英忠が形成されるリードでは基 材の低厚は突尼の高さにより決まってしまい。交包の高 さと考しい仮母を有する基材を単にエッチング処理した のでは我ピッチのリードを形成することができない。し からに、上記のようにありのエッチング工程におりてき

も狭ピッチのリード形成を行うことが可能となる。前、 上記説明から明らかなように、交起の配数ピッチは基材

の仮厚と結構しいピッチまで狭ピッチ化することができ

【0034)また、株本項13記載の見明によれば、第 1 の蓄材及び第 2 の蓄材は葉ね合わせることにより突起 の所定高さ寸圧となるよう低厚が選定されているため、 各番材の仮原は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工権では、この板原の買い無 1 の名材に対してリードの形状となるようリードパター 10 【0041】また。インナーリード飲3 a と半時体チッ ンを形成するため、先に説明した仮原とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも順記完起の形成位置に位置するよう 英巳パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ複合することにより、交配 の形成位置においてリードバターンと交配パターンが技 履され、この位置における故障は突起の所定高さとな る。続く除去工程では不要部分が除去されり一ドが形成。10 ている。 される.

【0036】従って、上記のようにリードパターンの形 紅髯には佐厚は薄いためリードピッチを繋ビッチ化する ことができ、また突起形成位置においてはリードパター ンと宍起パターンが程度されることにより所定高さの宍 起毛形成することができる。また、彼求項14記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、癸起モ形成する突起形成工程とを別回に行 うことにより、番材の厚さも央尼の高さに向わらず選定 ードパターンの孩ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、控計の自由底を向上させるこ とがてきる.

【0037】更に、森水頂15万至17亿章の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

[0038]

(実施例) 次に本見明の実施例について図面と共に反明 する。図1及び図2は、本発明の一実施例である半導体 (0) 装置1を示している。 図1は半導体装置1の断面図であ り、また図2は半導体装置1を底面図である。

【0039】 お図に示されるように、半端体禁度 1 は大 話すると半途体チップで、推立のリードで、対止複な 1.及びパンプ5年によりは成されている。半点はデッ ブ2は、底面の中央位置に確認の電極パッドもが一邦に 利望されている。また、複葉のソード3は、ディインデ

【0040】このポリイミド族では、半端体チップでの 上二に応成された回発面 2 A とりード 3 とそな気的に絶 経する絶縁郎材として機能すると共に、 仮迹するように ポリイミド願?は土退休チップ2とリード3とを位きて る項章取として侵難している。このように、ポリイミド 膜 7 に絶縁配材と推考薬の双方の機能を持たせることに より、絶跡材と接着取とも別園に配設する無点に比べ、 半導体装置1の構造の簡単化及び製造の容易化を図るこ __とができる。

10

プ2に形成された電極パッド6との間にはワイヤ6か配 設されており、このワイヤ8モ介して半途はチップ2と リード3は電気的に限収された根式とされている。艾 に、モリード3に位けられたアウターリード単36の死 定位量には、外部性疾病子となる突起 9 が一体的に形成 されている。上記員成とされたリード3は、そ回に示さ れるようにその大部分が半導体チップ 2 の底面上に配位 された様成の、いわゆるリード・オン・チップ(LO C) 横張となっており、半寒体装置1の小型化が図られ

(1)(2)また、封止田韓4に例えばエポキシ樹段上 りなり、後述するようにモールディングにより形成され ている。この対止世路4は、半萬体チップ2.の底面及び 側面の所定範囲に配設されている。しかるに本実施例で は、半導体チップでの上面においては、放熱性を向上さ せる面より封止出版4は記載されていない構成とされて いる. .

【0043】上記封止出版4は、半点はチップ2の電塔 パッド6の配収面(配面)も基体とし、この底面からの することができ、よって違い者材を用いることによりり、10 厚さ(図中、矢印目で示す)が、底匠から交起9の矢輪 までの高さ寸法(区中、矢印Wで示す)以下で、かつ岳 節からワイヤ8のループ最上豁までの高さ寸注(図中、 矢印トで示す)以上となるよう構成されている(カSH ≦W)。この構成とすることにより、突起9の少なくと も先端部9aは確実に封止崇拝4から兵出し、またワイ 午8及び突起9の森出部分を除くリード3は封止皆籍4 に対止された構成となる。

> 【0044】このように、本実施内の半導体基準上は、 半選体チップ2の死定範囲(上面を除く部位) を封止能 昨~1つ付止された機能となるため、耐熱性、機能的強度 及び耐菌性を向上させることができる。また、抗止能解 4はワイヤ8を確実に保護するため、これによっても# 選体征図1の信頼性を同上させることができ、更に外部 採根菜子となる茶起りの少なくとも免益節 9 とは発実に 封止数据をから耳出するため、実装を振りりとの発気的 存尽を経案に行うことができる。

(ロウルを) ここで、逆さを用いて三番コラップでの点

ている。南図に示されるように、リード3は編集するイ ンナーリード貼りょのリードピッチ(②中、矢印P、で 示す)が開放するアウターリード配3bのリードピッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード配3gのリー ドビッチ P... はアウターリード 却 3 b のリードビッチ P ... の話半分のピッチ (P...=P... / 2) となるよう 横成されている。また、後に拝述するように、アクター リード野ュトのリーエピッチア... 上交起9の形成位置へ,。 におけるリード 3 の厚さwとが話等しくなるよう様式さ 10 2 は、例えば 4.2 プロイギのリードフレームおおでみ れている (P.., 乓W).

【0046】上足のように、アウターリード郎 3 8のリ ードピッチア... に対してインナーリード結3gのリー ドビッチP..が小さく設定されるこれにより。 <u>-</u>インナー リードは3gが着気的には戻される半選体チップ2の意 極パッド6の配設ピッチが小さくてもこれに対応させる。 ことができ、かつ実装高仮10と急気的に接続されるア ワターリード群3b(突起9)のリードピッチP... は 大きいため、半線体装置1の実装基板10に対する実装 住を向上させることができる。

【0047】一方、本実局例に係る半年体装置】は、半 導体テップ2に配設されている電圧パッド6に直接パン プラを形成し実装蓄板10に技統するのではなく。 電板 パッド6とインナーリード邸3 a との間にワイヤ8モ引 き回した上でリード3を介して実装基板10に技能する 構成とされている。従って、電極パッド6をリード3及 びワイヤ8モ用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに向わらず 校定することが可能となる.

ップ2の中央に形成されている電極パッド6モワイヤ8 及びリード3を用いて引き回し、外部性の選子となる突 起9を半端体テップ2の外隔位属に引き出している。ま た。回3に示されるように、電極パッド6が半導体チッ プ2の外角位置に形成されている場合には、本発明を迅 用して電気パッド6モワイヤ8及びリード3を用いて引 き回すことにより、電板パッドもの形成位置より内向に 外部性疣属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部指統成于となる 突起9モ半退体チップ2の外側位置に配設することも可(40) 扱いて高材)2に対してエッテング処理(第2のエッチ 姫となる.

(0049)このように、竜豚パッド6モリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング性を向 上させることができ、外部技統隊子となる交易9のレイ アウトを標準外部技統電子のレイアウトになるに数定る ことができる。よって、三匹体装置!を集いるユーザ戦 の角性を引起することができる。

14. リード形成工程、符合工匠、技術工程及び対比矩形 配数工程の基本となる4工程と、これに内積するパンプ 形成工程、は装工程の2工程を行うことにより設定され る。以下、各工程要に放明するものとする。

1:

【0051】回5万至89はリード形成工程の第1実施 例を示している。このリード形成工程は、リード3の益 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、元丁〇をに示 されるような平板状の変材12を角まする。このをお1 り、またその板厚は形成しようとする突起9のあっけた Wと等しいものが選定されている。

【005.2】上記の番材12に対しては、先丁屋6に示 さきしようじてスク13 (以地で茶す) がになったる。 このマスク13は、原定の英長9の形成位置(図中、 5 照符号14で示す)及びクレドール形成位置(図中、歩 既だ号 1'5 で示す)に記立される。

【0053】上記のようにマスク13が配数されると、 状いて基材12に対してハーフェッテング処理(第1の 10 エッテング工程) が実施される。本実路例においては、 ウエットエッチング住により基材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理者の むのエッテング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設全される配分 (図5で白味をで示される部分)の厚さが、基材12の 低厚Wの半分の寸法(W/2)となるよう設定されてい

【0054】このハーフエッテング処理が終了し、マス ク13を取り続いた状態を図でに示す。この状態では、 【0048】具体的には、図2に示す例では、半迭体チ 10 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWも検持しており、他の部分(D **無符号16で示す)はハーフェッチングによりその厚さ** サほはW/2となっている。

> 【0055】上記のようにハーフエッチング処理が共て する。続いて図8に示されるように所定のリード3の形 成位属(参照符号18で示す)及びクレドール形成位置 15にマスク17(群地で示す)を配送した上で、この。 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配立されると、 ング工程) が実施され基材12のマスク17が配立され た位置以外の部分を除去する。これにより、図9に示す リードスの所定形状をおした性質のリード3を具備する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の前走部位(リード3の形成位) 二〕にニンッキ等を越してもよい。

【0057】このように形成されたリードアレーム 1.1 は、リードミヤン・チェルム・サイン・サイをエリー 別 ーリード町38及び交配9の形成位置をはくアつターリ ード郎3Dの厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと番材 1 2 の抵揮と の関係について反射する。前記したように、リード3を 形成する際にリード3のピッチは差材12の低厚により 決定されてしまい。具体的にはリードピッチは最材 1.2 の低厚と終等しいビッチにしか形成することはできな い。よって、基材1/2の返库が用い担リードピッチを挟。 ピッチ化することができる。

は番材12の坂原は突起9の高さにより決まってしま い、突起9の高さと等しい低厚を育する基材12を単に エッテング処理したのでは狭ビッチのリードを形成する。 ことができない。しかるに、上記したように第1のエッ テング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低度を買 くし(約W/2の仮序となるようにする)、 更にこの形 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(81に示されるリードピ 26 のは位置決めれであり、リードパターン23の形式時に ッテP…)のリード形成を行うことが可能となる。ま た、同年の理由により、交起9(アウターリード部3) b) の配款ピッチ (P...) は、蓋材12の板厚Wと略 等しいビッチミではビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている仮序0、10am, 0. ISam, 0. 10amの基材を 所に挙げれば、板厚0、10mmの高材ではアウターリード部 3 b及び交起 9 の最小ピッチ P... を0.10 mm (P... #), (Oes) 、 インナーリード部3aの最小ピッチP。。そ0.)Sea (P.,=0.0Sea) とすることができる。また、仮序 10 1.15年8の高材ではアウターリード意36及び突起9の最 トピッチP... を0.15mm (P... = 0.15mm) 、インナー **リード部3aの泉小ピッチP。。 モ0.075mm (P。。 = 0.07** es)とすることができる。更に、彼厚0.10mmの基材では プロターリード部3b及び突起9の最小ピッチP... モ 20em (P... = 0.20em) . インナーリード約3mの最 、ピッチ P., を 0.10mg (P., = 0.10mg) とすることがで

【0061】一方、突起9の形成包属に住目すると、突 ↑より失められる。即ち、この図 6 に示されるマスク 1 の配立位置を逐玄変更することにより、突起9の形成 .国を任意設定することが可能となる。このため、本実 例に揺るリード形成方圧では、 弁部度成成子となる英 9の形成位属を自由属をもって設定することができ、 って子的定められているはほお餌は民族子に無に交包 も安島に形成することが可能となる。

: る.

ム20を形成するには、先ず間10に示されるような第 1の基材21と、図11に示されるような第2の差材2 2 モ用食する。

14

【0063】この杏基材21、22は、真ね合わせるこ とにより突起9の所定高さ寸注Wとなるよう低度が選定 されており、本実施例では各番材21、22の低厚寸度 は共にW/2に設定されている。内、老番材21、22 の板厚はこれに履定されるものではなべ、異ね合わせる ことにより突起9の所足高さ寸法Wとなる条件の名にそ 【0059】ところが、交起9が形成されるリード3で 10 基材21.22で仮席を異ならせた根柢としてもよい。 [0064] 図10に示される第1の基材21に、例え ば42アロイ年のリードフレーム材料により形成されて おり、エッテング処理板いはプレス打ちはき応見事を子 め重集することにより、平面技じた場合にリード3と向 一形状のリードパターン23が形成された横成とされて いる。しかろに、第1実籍例で説明したリード形成工程 と異なり、この状態のリードパターン23には共居9は 形成されておらず、よってリードパターン23は全体的 にその仮序がW/2とされている。尚、図中25で示す 一度的に形成されるものである。

【0065】一方、図11に示される第2の蓋析22 は、子の42アロイギのリードフレーム材料に対しエッ テング処理式いはブレス打ちはき処理等を実施すること により、突起パターン24が形成された根成とされてい る。この突起パターン24は軍隷状のパターン形状を有 しており、、所定の契起9の形成位置を検禁するようは 成されている。尚、図26は位属鉄め孔であり、交起パ ターン 2 4 の形成時に一括的に形成されるものである。 【0066】上記模点とされた第1の基材21及び第2 の基材22は、位置決め孔25。26を用いて位置点の されつつ国な合わされ推合される。この第1及び第2の 至村21、22の複合は、異常性技术剤を用いて証券し てもよく。またな役により接合してもよい。図12は、 第1の番材21と第2の番材22とが総合された状態を 示している.

【0067】上記のように第1の番材21と第2の番目 2.2とが接合された状態で、第2の基材2.2に形成され ている交尾パターン24は、第1の番材21に形成され 3.9 の形成位置は図6に示されるマスク13の配益位置(10)でいるリードパターン23の所定交配形成位置の上前に 草な合わされるよう様式されている。

> 【0068】屋13は、リードパターン23と京尼バタ ーン24とが異なり合った郎位を拡大して示す平面区で あり、また富し4はリードパターン23と交長パターン 24とが星なり合った郎位を拡大して示す畝面区であ る。各区から明らかなように、低度寸圧収之まのリード パターンででも、中じく広歩ではW/での中枢(ター)

【0069】上記のように第1の番材21と第2の番材 2.2 との複合処理が終了すると、続いて不要能分。 真体 的には矢起パターン24のリードパターン23と交差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 【0070】 上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードフ レーム11と同様に、リード3はインナーリード第3 a. アウターリード記3b及び突起9が一体的に形成さ 10 れた祝紅となる。また、図10に示すリードパターン2 3 の形成時においては、第1の番号2 1 の仮序はW/2 とされているため、先に双明した低年とリードピッチの 関係から見らかなように、狭ピッチのリードパターン 2 3 を形成することができる。

【0071】一方、突起9の形成位置に在目すると、突 記9の形成位置は第2の基材22に形成される突尼パタ ーン24の形成位置により込められる。即ち、この奈息 パターン24の形成位置を築芸堂里することにより、突 起9の形成位産を任意設定することが可能となる。この 10 ため、本実範例に舐るリード形成方法においても、外部 接続様子となる契配9の形成位置を自由底をもって設定 することができ、よって子め定められている際は外配接 玖菜子位置に突起9 を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の説明では、 リードフレーム11を用いた場合を例に挙げて以明す る)が形成されると、疣いてリードフレーム11と半ま 体チップ2を接合するほ合工程が実施される。以下、図 30 ポリイミド底7は推着府として専能するようになり、中 16万至回20を用いて接合工程について反射する。 【0073) 住合工程においては、先丁回】 6 に示され るようにリードフレーム11のインナーリード邸3a (検査すれば、後述する技能工程においてワイヤ目がボ ンディングされる訳位)に全メッキを施丁ことにより、 ポンディングパッド部27モ形成する。

【0074】また。図17に示されるように、単編体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成部位のみが森出する構成でポリイミド駅7 が配設される。このポリイミドは71カスを移点が1~40 00~300℃のものが選定されており。図17に示さ れる状態では単に半点体チップ2に載置されただけの状 味となっている。従って、ポリイミド度 7 が長度しない よう。半導体チップ2は危種パッド6の形成面が上部に 位属するよう配定されている。向、半年はチップ2は形 毎封止は行われておらずペアテップはとされている。ま ない上記のポリイミド作では、年齢はテップでを形成す

放され半端はチップ 2 には、配 1 8 に示されるようにり ードフレーム11が低温される。この頃、リードフレー ゴェテに形成されているリード3(インナーリード E5 2 a) と、半端体チップでに形成されている電優パッドを とが核反よく対向するよう。リードフレーム11は位置 決めされる.

【0016】上記のようにリードフレーム11が半点体 チップ2上の所定位屋に載屋されると、乗いて図19に 示されるように放真28が降下し、リードフレーム ii を半端体チップ2に向け押圧する。また、この胎虫28 は加熱生産を食管しており、治具28で発生する熱はり ードフレーム11モ介してポリイミドほうに印加され ð.

【0077】上記ポリイミド厚7は、牛薬体テップ2と リードフレーム11とモ電気的に延停する絶縁部材とし て従来より一般的に用いられているものであるが、本発 研者はこのポリイミド 譲 7 モ所定の異境条件下に 健 くご とにより投稿剤として無能することを発見した。 異体的 には、ポリイミド購7としてガラス転移点が100~3 00℃のものを使用し、かつこのポリイミド度 7 モガラ ス転移点+100~200℃に加熱すると共に、1~1 レスェン/cm゚の神圧力を印加することにより、ポリ イミド戦7は技者剤として提覧するようになる。

【0078】よって、本実局的では上記の点に住目し、 半導体デップ2とリードフレーム11とのほ合時に、 佐 臭 2 8 に設けられているヒータによりポリイミド展 7 モ ガラス任移点+100~200℃に加熱すると共に、お **黒28の加工によりポリイミド頃に1~10kg(/c** m゚の押圧力を印加する構成としている。これにより、 選はテップ2とリードフレーム11とモポリイミド掘り を用いて法律することが可能となる。

【0079】上記機成とすることにより、従来では必要 とされたポリイミド糖モ半導体チップ2及びリードフレ ーム11と作者するための注意期は不要となり、 製品コ ストの低級及び半端体装置1の組み立て工製の低級を図 ることができる。図20は、半導体チップ2とリードフ レーム11とがポリイミド単7により混合された状態を 示している。

【0080】肉、半半体テップ2とリードフレーム11 こうはこは、ポリイミド職でも用いて任合する方法には 定されるものではなく、従来のようにポリイミドはの雨 面に接着剤を強布しておき、この簡易剤によりポリイミ ド概を介在させた状態で半退めチップでとりードフレー ム11とを残合する方法を用いてもよい、この根式で は、ポリイミドはに対する速度制御及び存在力制のが不 草となり、複合工程を参加に実施することができる。

ド3と半導体チップ2に形成されている電極パッド6と をワイヤ8で電気的に接続する接続工程が実施される。 [0082] 図21は、キャピラリ29を用いてワイヤ (例えば金ワイヤ) 8をリード3に形成されたポンディ ングパッド郎27(図16章県)と電極パッド6との間 に配設する処理を示している。原知のように、半選は装 置1の電気的特性を向上させる面からはワイヤモの長さ は短い方がよく、また半迭体装置1の小型化層型化のた めにはワイヤ8は低ループであることが复ましい。

【0083】このため、ワイヤ8を配放するのに低ルー(10)により針止された機成となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング法も様々の方法が提案されているが、例え ば先ず半導体チップでに形成されている最低パッドもに ワイヤ δ をポンディングし、映いて重直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち炷を用いる核成と してもよい。

【0084】上記のように、リード3と章値パッド6と を電気的に放映するのにウイヤボンディングはを用いる きる。また、リード3と電腦パッド6との間におけるク イヤ8の引き回しも比較的自由度を持って行うことがで きる。向、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤをが配益された状 数を示している.

【0085】上記のように推奨工程を実施することによ り、毎個パッド6とリード3とがウイヤ8により電気的 に推奨されると、既いて半導体チップ 2 の所定部分に封 止制度4を配設する対応能度配設工程が実易される。以 下、図23万至図25を用いて封止指揮配設工程につい 10

【0086】図23は、上記のき工板を実施することに よりリードフレーム11.ワイヤ8年が記憶された半年 体チップ2を急型30に挟着した状態を示している。魚 . 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は企製30内に 禁着される.

【0087】上型31は、半週ロテップ2が異常された と当なするほ成とされている。 交出9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32に星撃をれた土壌 体チップ2の側部に空間部を有したキャピティ形状を有 しており、また半途体チップ2の辺における底面はキャ ビティ33の店面と当様でる構成とされている。

(のの目を) このように、対心機能配立工権で無いをと

装置1の型品コストの低級に寄与することができる。 (0089) 図24は金型30に対止用盾4(型地で示 丁)を見填した状態を示している。 金型30に対止能指 4.を充填することにより、半途体チップ2の下型31と 当推した上面(図23万至図25では下郎に位置する) モ除く外属面は対止機能4により対止される。また、半 三はチップ2の変節に配設されているリード3及びワイ † 8 も対止接着 4 により対止された状態となる。また。 突尼9も上型31と当接している韓郎を除き對止罹症 4

【0090】図25は、封止樹脂4が充填処理された半 ほルチップ2を全型30から触型した状態を示してい. る。同間に示されるように、半導体チップ2の上面2 a は対止を握4より耳出しており、よってこの上面28よ り半端体チップ2で発生する熱を効率よく放熱させるこ とができる。また、突起9の蚊部9aも対止限度4から 外部に変出しており、従ってこの容託9aモ外証技統攻 子として用いることができる。

【0091】図25に示される状葉において、図中一点 ことにより、容易かつ高速度に技統処理を行うことがで、20 雑誌で示す箇所でリードフレーム11を切断することに より半導体装置を拱成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部度規第子として風能する交配 9 の雑節9aが封止樹龍4の芸面と結正一となっているた め、実装基紙10に対する実装性が不良である。このた め、本実施例においては、対止協議配設工程が終了した。 後、韓郡90にパン郡5を形成するパンプ形成工役を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて反射する.

【0092】パンプ形成工程においては、先丁四26に 示すように、封止総牒4が配益された半導体チップ2の 全面に対してホーニング処理を行い、残留する指指層等 を除去すると共に、突起9の攻筋9aを発実に外部に兵 出させる。ホーニング処理が終了すると、疣いて図27 に示すように、対止密度4が配放された半導体チップ2 を半田様ろ4に投戻し、交起9の雑誌9aに半日を用い て外容メッキを行う(半田嶼を参照符号35で示す)。 この外祭メッキに用いる半田としては、例えばPb:S n = 1 : 9 の路底比を有する半田の酒用が考えられる。 状型で突起り及びリードフレーム11のクレドール33~40~回28は、上記の方装メッキにより突起りの総載9aに 半田順35が形成された状態を示している。

> 【0093】上記のように外盆メッキ処理が終了する と、戌いて半缶ほろろが形成された交配9の課針9aに パンプ5が形成される。このパンプ5の形成方法として に作々の方法を採用することができ、例えば効果よくか ででおにパンプSをお成しうる症寒パンプ方法を用いて だ成してもよい。直さらは、バンブミが突起らの変見ら

リードフレームココの切断処理が行われ、これにより、 図30に示される半導体容置1が形成される。 尚、この リードフレーム11の切断処理に先立ち、切断処理を容 易にするためにリードフレーム11の切断箇所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは数する反射 工程が実施される。図31及び図33は、夫々異なる半 耳体装置 1 の以鉄方法を示している。回3 1 に示される 延譲方法では、パンプ5を装着しうる様成とされたソケー ット36を用い、このソケット36に半導体装置1を禁 君することによりパーイン等の試験を行うものである。 【0096】また、苺32に示される以及方法は、プロ ープ37を用いて半事体在屋上の圧発を行う方法であ る。半導体装置1は、對止性指4の側部位置にリード3 の雑節が封止視器もから幕出した模式とされている。本 試験方法では、これを利用して封止樹脂4から露出した リード3にプロープ37を提触させて試験を行う機成と されている。よって、本試験方法を採用することによ り、半導体装置1モ実装蓄板10に実装した後において、10。 も試験を行うことが可能となる。

【0097】図33は、半導体禁煙1を実装益板10に 実践する実施工程を示している。半減体禁忌1を実は系 近10に実装する方法としては、無知の種々の方法を召 用すすることが可能である。例えば、赤外級リフロー方 法を用い、半導体禁煙1に登けられているパンプ5を実 装装板10に形成されている業施部38にペースト音を 用いて仮止めし、その上で非外親リフロー声においてバ ンプラを降配させることによりパンプラと電磁部38と を混合する方法を用いてもよい。

【0098】続いて、上記した半導体芸術の製造方法の 変形的について以下取明する。図34万至図37は、夫 々交配9の宝形的を示している。四34(A)。(B) に示される交配9Aは、その形状を円柱状とした様式で ある。また、図37(C)に示される交起9Bは、その 形状を角柱状とした構成である。このように、交配9. 9A:9Bの平面形状は程々選定できるものであり、パ ンプ5の複合性及び実験基底10に形成されている電板 部38の形状なに応じて任意に形状を選定することが可 9、9A、9Bを形成する場合には、図6に示す契尼形 成位区14に反抗するマスク13の形状を正直直定する ことにより突起9、9A、9日の平面形状を容易に所望 する形状とすることができる。

【0099】また、図35 (A) に示される発展90の ように上面に点曲状凹部を形成した構成としてもよくご 図35 (目) に示される異常りひのように上面中央民に 网络大家 网络大腿 医皮肤 网络大大 医大线性内膜 化化二氯

Eによれば、突起表面における面積を大きくすることが できパンプ5との複合性の向上を促ることができる。 尚、上記の英起9C~9Eは、リード3の所定交配形成 位置に、調査性接着解等を用いて固定された構成とされ ている.

:0

[0100]また図35 (D) に示すのは、リード3を プレス加工事により連携世位変形させることにより来起 9 Fを形成したものである。このようにプレス加工与の 型性加工を用いて突起9Fモ形成することにより、極め て容易に突起9Fを形成することができる。しかるに、 この形成方位では、突起9Fのあさは遺性加工破界値を 上陸とし、それ以上の高さに放定することはできないと いう間は点もまする。

【0101】また、回36に示すのは、突起9日も形成 するのにワイヤポンディングは雀を用い、スタッドパン ごう ^元 もの交配経路位置に形成することにより突起 9 G としたことを特定とするものである。 図36 (A) は突 起9Gの形成方法を示しており、また図36(B)は突 尼9GE拡大して示している。

【0102】上記のように、英尼9Gモワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に突起9Gモ形成することが可能となり、外 配接数据子となる発記9Gも所定位置にお募に形成する ことができる。また、突起9Gの形成は、半温体装度の 製造工程の内、技統工程においてワイヤ 8 の配収的に一 活的に形成することが可能となり、製造工程の原格化を 図ることができる。

【0103】また、突起9Gのあさはスタッドバンブモ 技能の技みまねて配数することにより任意に設定するこ とができる。図37 (A) に示される疾起9日は、スタ ッドパンプモ3個程み重ねることにより図36(B)に 示される1個のスタッドバンブにより交起9Gモ形成し た様成に比べて高さを高くしたものである。

【0 1 0 4】また突起の高さモ高くする色の方法として ロ ・中11(B)に示されるようにテめリード3にプロ ック状の困念性部材41を基準性推荐期等により固定し ておき、この番号性節料4~の上部に図る7(C)に示 されるようにスタッドパンプ42E形成し、種種された 正常性部材 4 1 とズタッドパンプ 4 2 とが原則して異居 現である。具体的には、例えばエッテング性により発起(10)916形成する構成としてもよい。この構成の場合、狭 尼91の高さは海竜性部は41の高さにより決められる こととなるが、プロック状の基準性配料41に度々の大 色さのものが提供されており、よって突起91の高さそっ 任意に立立することができる。

> 【0105】図38は、鎌台工能の業形例を示してい る。上記した実践的では、図16万里図20に示したよ うじゃぬはチップでとサードフレーム11cを悪電多件

ム11とも後合する構成としてもよい。

【0 1 0 6】また、テープ状体を刺4 5 の配給位産は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた核成としてもよ い。更に、テープ伏技者刺45の配款制度は、電極バッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状態着前45 は、牛蒡体チップ2とリードフレーム11とを電気的に 絶縁する必要があるため、絶縁性後毎期である必要があ。10 配りを改着する凹部を形成しておくことにより、図 4.5

【0 1 0 7】図3 9万三図4 2は、接放工程の変形例を : 示している。上記した実施例では、図21及び図22に 示されるように電極パッド 6 とリード 3 とも接続するの にワイヤ 8 を用いた核成を示したが、図39 万至図42 に示す変形例では電極パッド 6 とリード 3 とぞ直接技法 するダイレクトリードホンディング(DLB) 方法を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超音波振動子に接続された後合始点46モ用い、10 の効果も実現することができる。雄求項1及び建求項2 て直接的に発送パッド6に推合する様式とされている。 しかるに、この状成では危管拡張動する複合指具46に より、草槿パッド6にグメージが見生するおそれがあ

【0109】そこで図41及び図42に示す例では、子 める医パッド6にスタッドパンプ47を配款しておき。 このスタッドバンブ47にリード3を当復させた上で加 然治具 4 8 を用いてスタッドパンプ 4 7 を如熱熔駐し竜 伍パッド6とリード3を技統する構成とされている。こ の技統方法によれば、変種パッド 6 が損傷するおそれは 10 なく、母珠工匠の信頼性を向上させることができる。

【0110】また、四39万至四42に示した技統工程 によれば、ワイヤ8を用いて電腦パッド6とリード36 技統する核成に比べて電気抵抗を症候できるため、半導 体装置1の発気特性を向上させることができ、高速の半 選集チップでに対応することができる。

【0111】図43万至図44は、対止資源配設工程の 変形例を示している。上記した実施的では、②23及び 図24に示されるように全型30を構成する下型32の キャピティ 底面は半温体チップ 2 の上面 2 a と直接当後 (0)を図ることができる。また、は太保 5 記載の発明によれ し、この上面28には益熱特性を向上させる圏から封止 皮脂 4 が配設されない反反とされていた。

【0112】 しかろに、半導体装置1が使用される装填 が厳しい(例えば、多屋装填)等には放急性よりも耐症 性等をより必要とする場合が生じ、このような場合には 好止密語4により半選体チップ2を完全に昇止する必要 がある。匿名は及び匿名はに示す金型50は、米田はき ノブでを対止を担くで完全に対立ても構成とされてい

ャピティ5.2 が、図43に示されるように半退化チップ 2の外角面から紅柄しており、よって図44に示される ように対止閉路4を金型に完装した状態で半路体チップ 1.12.71上に封止樹脂(に対止された構成となる。 このよ うに、半導体チップ2に対する封止膨脹4の配数位置。 は、金型30、50に形式されるキャビディでで、52 の形状を確固変更することにより任意に改定することが できる.

2.2

【0114】また、上型31にリード3に形成された来 に示されるような疾起9が対止観路4から大きく突出し た棋成の半導体装置60モ形成することも可能である。 図45に示す半選件算器60は、 交起9が対止制度6か ら大きく突出しているため実築基板10に対する実装性 は良好であり、よって前記した実施例に係る半導体装置 1のようにパンプ5を設ける必要はなく、半導体装置6 0の製造工程の簡単化を図ることができる。

(0115)

【発明の効果】上述の如く本見明によれば、下記の後々 記載の見明によれば、半導はチップは対止樹口により封 止されるため、耐熱性、機能的生成及び耐風性を向上さ こうここができる。また、常度パッドとリードとの間で 配成を引き回すことができるため、リードのレイアウト を草紙パッドのレイアウトに向わらず設定することが可 艇となり、実装差板とのマッチング性を向上させること ができる。また、対止樹稈は引き回された配線を確実に 異様するためこれによってもは無性を向上させることが でき、また外部技術報子に封止樹脂から真出しているだ め実基基板との考集的投稿を従来に行うことができる。 【0116】また、諸水項3花粒の発明によれば、通常 半導体チップとリードとの絶及材として配収されるポリ イミド棋を推着剤として思いてるため、半端はチップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と技者剤とも別能に配送する構成に比べて検法の 簡単化及び製造の容易化を図ることができる。

【0117】また、技术項4記載の発明によれば、交配 モリードと一体的に形成したことにより、交配とリード モ別国の材料により横成する場合に比べて横進の原単化 は、配業としてワイヤを用いたことにより、前足したち ビバンドとリードとの間における配義の引き回しを容易 に行うことができる。

【0118】また、建本項を記載の発明によれば、突尼 にパンプを形成したことにより、突起を直接実営基紙に 実装する核或に比べて、 半導体装置の実体器指への採用 も安易に行うことができる。また、は水塩で花草の兄弟 によれば、独立工場でありまして、 アミンセメステカセル

..........

構成としているため、リードと半温体チップとの絶縁と 接合を一括的に行うことができる。

【0119】また、接続工程では半葉体チップに形成さ れている竜極パッドと向記り一ドとも配譲も引き回し度 技するため、この引き回しを選重設定することにより、 **宅伍パッドのレイアウトに対してリードのレイアワトモ** 要更することが可能となる。また、半選件装置はリード 形成工程、设合工程、住民工程及び対止根据配款工程の 4 工程のみで製造される。このように少ない工程で半部 体装置が設造されるため、生産効率を向上させることが、10 【図7】本発明に係るリードフレームの製造方法の第1

【0120】また、放求項8記載の発売によれば、ポリ イミド線に印加する虚皮等も所定範囲内に制御すること なく住合処理を行うことができるため、は合処理を容易 に行うことができる。また、請求項8記載の発明によれ ば、技統工程で、電極パッドとリードとモダイレクトリ ードポンディング法を用いて電気的に放放するため、原 単かつ確実に電極パッドとリードとの技統処理を行うこ とができる.

朝によれば、アウターリード部のリードビッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に接続され るアウターリード邸のリードピッテは大きいため、安装 苗仮への実装住を向上させることができる。また、交起 がアウターリード部に形成されることにより、この交起 を外閣は庶成子して用いることができ、これによっても 英祭性を向上させることができる。

【0 1 2 2】また、請求項12及U請求項13記載の発 勢によれば、交配が一体的に形成された数ピッチのリー ドモ写為に形成することができる。また、誰求項14記 成の見明によれば、リードパターンを形成するリードパ ターン形成工性と、突起も形成する交起形成工程とも別 四に行うことにより、基材の厚さも英起の高さに向わら ず逆定することができ、よって厚い益材を用いることに よりリードパターンの孩ピッチ化を図ることができる。 また、突起形成工権においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド幕を配益する処理を収明するための区である。 せることができる。

【0 1 2 3】 更に、技术項1 5 万至1 7 記載の発明によ れば、英尼形成工程において英尼の形成を容易に行うこ とができる。

【図面の原葉な技術】

【図】】 本発味の一実施術である土温は30回を示す版面 日である.

「アウン カロヴァニアはホームスをほかりゃくニティギ

赤丁正正区である。

【図4】本見明の一実施例である半端体装置の変形例を 示す底面図である。

【図 5】本発明に任るリードフレームの製造方在の第: 実統例を反明するための図であり、基材を示す図であ

【図 6】 本発明に係るリードフレームの製造方法の第3 実施例を設明するための区であり、 所述位置にマスクを 足なしたが果を示す区である。

実施例を収明するための間であり、第1のエッチングエ 捏が終了した状態を示す図である。

【図8】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位はにマスクを 配益した状態を示す也である。

【図9】本発明に低ろりードフレームの設造方法の第1 実施例を説明するための図であり、完成したリードフレ ームモ示す四である。

【図10】本見朝に係るリードフレームの製造方法の第 【0 1 2 1】また、諸水項 1 0 及びロ水項 1 1 記載の発 10 2 実施例を説明するための回であり、第 1 の差状を示す 図である。

> 【図】1】本発明に任るリードフレームの製造方法の第二 2 実施例を説明するための図であり、第2 の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方圧の第 2 実施例を説明するための図であり、第 1 の基材と第 2 の基材を接合した状態を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

10 【図14】リードバターンと交起パターンとが重なり合 った郎位を拡大して示す側面位である。

【図15】本見朝に係るリードフレームの製造方法の第 2 実施例を収明するための間であり、完成したリードフ レームモボイ図である。

【図16】本発味に係る半等体装置の包造工程の接合工 程を説明するための区であり、ポンディングパッド部の 形成を放明するための図である。

【図17】本発明に係る半端体装度の製造工程の指含工 程を反明するための回であり、半導体チップにポリイミ

【図18】本発明に係る半導体装置の製造工程の接合工 程を攻勢するための図であり、半路体チップにリードフ レームを配成する処理を改明するための図である。

【図】9】本発明に係る半導体装置の製造工程の接合工 履を収明するための図であり、ポリイミド額を接着剤と して最起させて半点体チップとリードフレームとを浮合 下る処理を説明でるための色である。

示す座である。

【図21】 本見明に近ろ半返は茎筐の製造工程の接段工 役を説明するための図であり、キャピラリを用いてワイ ヤの配線処理を行っている状態を示す図である。

【②22】本見時に低る半導体監督の製造工程の程度工 程を放明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 終配設工程を説明するための図であり、半導体チップが **企型に装着された状態を放射するための図である。**

【図24】本発明に係る半導体装置の製造工程の封止権 **応配設工程を説明するための図であり、金型に封止制度** が充填された状態を取明するための図である。

【図 2 5】本允明に係る半導体装位の製造工程の封止樹 超配設工程を説明するための図であり、 樹脂封止された 半導体チップが企型から触型された状態を反射するため の盛である.

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を改明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外質メッキ処理を 突延している状態を示す図である。

【図 2 8】 本発明に築る半導体装置の製造工程のパンプ 形成工程を反明するための図であり、外級メッキ処理が 終了した状態を示す因である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための感であり、バンブを形成した 伏塚モボT図である。

【図30】本発明に採る半導体装置の製造工程のパンプ 30 9、9A~91 突起 形成工程を説明するための包であり、完成した半導体装 屋を示す空である。

【図31】本見朝に振る半導体禁匿の試験工程を説明す . るための囚であり、ソケットも用いては駄を行う方法を 示す図である。

【図32】本発明に係る半退体装置の試験工程を設轄す るための図であり、ブローブを用いては数を行う方法を 示す感である

【図33)半導体装置を実営基板に実装する実験工程を 武明するための図である。

【図34】 交起の平面形状を異ならせた反形性を示す図 である.

【図35】 突起の断面形状を異ならせた変形性を示す図 てある.

【図36】スタッドパンプにより交起を形成する構成を 記憶するための姿である。

【図37】スタッドバンブにより突起を形成する構成の

【図39】 提続機成の変形的を示す図であり、電極バッ ドに直接リードを存成する方法を放明するための図であ

26

【図40】技球構成の変形病を示す図であり、電極バッ ドに直接リードが接続された状態を示す区である。

【図41】 住民株式の交形例を示す回であり、電極バッ ドにリードモスタッドパンプを介して程味する方法を広 男するための母である。

【図42】 技肤装成の変形的も示す図であり、竜極パッ 10 ドにリードモスタッドバンブモ介して復成した状態を示 す望である.

【図43】対止部度配改工程の変形のも放明するための 図であり、全型に半導体チップが基準された状態を示す 図である.

【図44】対止総理を設工程の変形例を放明するための 図であり、金型に対止側線が元城された状態を示す図で 8 S.

【図45】 突起が封止出版より大きく突出した横成の半 選件装置を示す回である。

20 【符号の放映】

1.60 半氯体泵置

2 早頃はテップ

3 リード

3 a インナーリード邸

3 b アウターリード盤

4 對止胞腺

5 パンプ

電極パッド

フィャ

10 英尔基板

11.20 リードフレーム

12 基料

13.17 マスク

21 第1の番材

22 第2の基材

23 リードパターン

2.4 突起パターン

28 松里

10 29 キャピラリ

30.50 全型

3 1 上型

32.51 下型

33.52 #+ビディ

34 半色桶

35 半田村

4.1 32587

1 FIRE

2 FIRE

2 FIRE

3 7-1 30

10 21

1 FIRE

3 10-1 5

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30

10 30


10 30


10 30


10 30


10 30


10 30















,

(B) 4 5)



プロントページの戻せる

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(71)兒明者 庭訳 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通牒式会注内

(72) 発明者 脇 政樹

度児島県薩摩部入朱町副田 5 9 5 0 番地

株式会社九州富士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191561 vi

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pags not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

E. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

7. A method for fabricating a semiconductor device

591561 vi -

20

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leats each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 11. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at
 the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

and the second control of the contro

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

\$91561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the ... semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim θ is characterized by the method

25

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

25 The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

3.5

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

20

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is

possible to form leads each integrally formed with a protrusion
by conducting a primary etching process for the blank in

accordance with a half-etching method in such a fashion that the
blank has a reduced thickness at its portion except for the
region to be formed with the protrusions and then conducting a
secondary etching process for the thickness-reduced portion of
the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

. ..

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

. ..

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

. ..

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

2.5

20

structure of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

. --

5 Wires 8 are arranged between the inner leads 3s and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each 10 lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

15

20

10

of the semiconductor chip 2 formed with the electrone pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

. ..

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

5 -

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 8. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral portion of the semiconductor chip 2, as shown in Fig. 3, it is 15 possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with 5 protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a 10 secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

20

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 5 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die IE upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires B. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire B is bonded at one end thereof to an associated one of the electrode pad 6 formed on

20

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires B is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30

10

20

25

In the bump forming process, the semiconductor only 2 encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the noning process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

15 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

10

25

20

10

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C 15 illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 20 5 and the shape of the electrose portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

15

Furthermore, the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion 9D shown in Fig. 358. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 42. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

20

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame II are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 6 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 40.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone page (5 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad $\hat{\epsilon}$ may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then 10 melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a highspeed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 30 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set/by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

10

15

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is

formed on each protrusion. Accordingly, it is possible to
achieve an easy connection of the semiconductor device to the
circuit board, as compared to the case in which the protrusion
is directly mounted on the circuit board. In accordance with
the invention of claim 7, the leads and semiconductor chip are
bonded together by maintaining the polyimide film at a certain

10

15

20

25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor thip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.